Partial English Translation of JAPANESE UTILITY MODEL REGISTRATION Laid Open Publication No. 62-62452A

[Title of the Device] Monolithic Microwave Integrated Circuit Device FIG. 2(b) Electric power wire

Page 8, line 5 to page 10, line 4

Further, another embodiment of the MMIC in the present device is shown in FIG. 2. FIG. 2(a) shows a pattern of a single-pole double-throw MMIC switch, and FIG. 2(b) is a section taken along the line X-X' in FIG. 2(a), wherein active elements such as two FETs (13-(a), 13-(b)) and the like, an input terminal 14 and output terminals (15-(a), 15-(b)) are formed on a GaAs semiconductor substrate 12 on the reverse face of which a grounding conductive film 11 is formed. They are interconnected with each other by means of micro-strip lines. Further, through holes 19 are formed along the micro-strip lines (16-(a), 16-(b)) that connect each FET (13-(a), 13-(b)) and the output terminals (15-(a), 15-(b)) at intervals less than 1/4 of the wavelength of the operation frequency. The through holes 19 are connected to the grounding conductive film 11 on the reverse face of the semiconductor substrate 12. Further, a dielectric film 17 is formed across the micro-strip lines (16-(a), 16-(b)) in the region interposed between the through holes 19 on the semiconductor substrate. The dielectric film 17 is made of a dielectric having a comparatively small dielectric constant such as polyimide, for example. Moreover, a metal film 18 is formed on the upper portion of the semiconductor substrate 12 with the dielectric film 17 interposed so as to cover the micro-strip lines (16-(a), 16-(b)). Wherein, the metal film 18 is connected to the grounding conductive film 11 through the through holes 19.

In the thus constituted single-pole double-throw MMIC switch, the two micro-strip lines (16-(a), 16-(b)) are independently and completely

surrounded by the metal film 18, the through holes 19, and the grounding conductive film 11, as shown in FIG. 2(a). Accordingly, an electric power line, which connects the micro-strip lines (16-(a), 16-(b)) thereabove in the conventional case, is not present and an electric power line connecting the micro-strip lines (16-(a), 16-(b)) through the through holes 19 with the dielectric substrate 12 interposed is not present, also. As a result, electromagnetic coupling between the micro-strip lines (16-(a), 16-(b)) can be reduced remarkably, enabling provision of a MMIC in which the degree of separation between micro-strip lines is increased remarkably.

⑩日本国特許庁(JP)

①実用新案出願公開

@ 公開実用新案公報(U)

昭62-62452

@Int_Cl_4

識別記号

庁内整理番号

❷公開 昭和62年(1987)4月17日

27/00 27/04 3/08 H 01 L

6655-5F -7514-5F 7741-5J

審査請求 未請求

(全 頁)

❷考案の名称

H 01 P

モノリシツクマイクロ波集積回路装置

顧 昭60-153139 迎実

願 昭60(1985)10月8日 田の

者 四考 案

裕

川崎市幸区小向東芝町1

株式会社東芝小向工場内

者 個考 案 副

英 知

川崎市幸区小向東芝町1

株式会社東芝小向工場内

株式会社東芝 人 创出

川崎市幸区堀川町72番地

外1名 弁理士 則近 憲佑 理 分代

田

島

1. 考案の名称

モノリシックマイクロ波集積回路装置

2. 奥用新案登録請求の範囲

一方の面に接地導体膜が形成された半導体基板と、

との半導体基板の他方の面に形成された複数の 第子と、

この複数の案子を相互に接続するマイクロスト リップ線路と、

このマイクロストリップ線路の中の所定のマイクロストリップ線路上を横断して設けられ、前記半導体基板上に形成された誘電体膜と、この 誘電体膜上に形成された前記マイクロストリップ線路を優り金鶴膜とを具備したことを特徴と するモノリシックマイクロ波集積回路装置。

3. 考案の詳細な説明

〔考案の技術分野〕

本考案は半導体基板上に複数の業子を形成し、 これら複数の業子がマイクロストリップ線路に

(1)

:642



実期 62: C2452

より相互接続された構成をもつモノリシックマイクロ破集横回路装置(以下MMICと称す)に関する。

〔考案の技術的背景とその問題点〕

近年 GaAs(砒化ガリウム)等の半絶緑性半導体基板上にFET(電界効果トランジスタ)・ダイオード及び整合回路、バイアス回路等を形成するMMIC技術が開発され実用化に致つている。MMICは回路の小形・軽量化及び量産時の低コスト化が可能であるため、将来各種装置への応用が期待されている。

第4図(a)はレーダ装置等で用いられる単極双 投MMICスイッチのパターン図の一例を示し たものであり、盤面に接地導体膜1(図示せず) が形成されたはaAs半導体基板2上に2個のF ET(3-(a),3-(b))。入力端子4及び出力 端子(5-(a),5-(b))が形成され、さらにと れらはマイクロストリップ線路によつて相互接 続されている。なかとのMMICは2個のFE T(3-(a),3-(b))のパイアス電圧を制御す ののの

ることで、高周被信号の出力を出力端子 5 - (a) あるいは出力端子 5 - (b) に切りかえることができる。

ところで従来とのようなマイクロストリップ 線路間の電磁界結合を減少させるために、第4

図(a)のマイクロストリップ線路(6-(a),6-(b)) の間に金属バターンを散けることが試みら れている。すなわち第5図(a)は第4図(a)のMM I.Cにおいてマイクロストリップ線路(6一(a). 6 - (b)) 間に金属パターン7を設置したときの X - X ′ 断面を示したものであり、第 5 図 (b) は 第 5 図(a)の金属バターンフを接地導体膜 1 にス ルーホール8により接続された構造を示したも のである。この場合マイクロストリップ線路 (6 - (a), 6 - (b)) 間の電気力線は一部が金属 パターン1 やスルーホール 8 で接地されている が、マイクロストリップ級路(6-(a),6-(b)) の上部での電気力線の結合は存在するので、電 磁界結合はあまり小さくするととはできず、M MICが大きな分離度が必要なときは通用でき ないという欠点があつた。



〔考案の目的〕

本考案は上記の欠点を除去するもので、MMIC内部の各案子間を接続するマイクロストリップ線路間の電磁界結合を小さくしたMMIC

を提供するととを目的とする。

〔考案の概要〕

上記目的を違成するために本考案は、裏面に 接地導体膜が形成された半導体基板上に複数の 素子を形成し、とれら複数の素子がマイクロストリップ線路により相互接続された構成を有助 るMMICにおいて、マイクロストリップ線路 の中の所定のマイクロストリップ線路体膜を介した金属膜によって速へいすることを特 像とするものである。

〔考案の実施例〕

以下本考案のMMICの一つの実施例を図面を参照して説明する。第1図(a)は単極双投MMICスイッチのパターン図、第1図(b)は第1図(a)のXーX/断面図であり、裏面に接地導体膜11が形成されたGaAs半導体基板12上に2個のFET(13ー(a)・13ー(b))等の能動案子、入力端子14及び出力端子(15ー(a)・15ー(b))が形成され、さらにこれらはマイクロストリップ線路によつて相互接続されている。又



各FET(13-(a)、13-(b))と出力端子(15-(a)、15-(b))とを接続するマイクロストリップ線路(16-(a)、16-(b))上を横断して半導体基板12上に誘電体膜17が形成されている。さらにこの誘電体膜17を介してマイクロストリップ線路(16-(a)、16-(b))を優りように半導体基板12上に金属膜18が形成されている。

199

ところでマイクロストリンプ線路(16-(a)・16-(b))の上部に形成する誘電体膜17としては比勝電率(εr)の小さいポリイミド(εr ≈ 3.6)やSiО:(εr ≈ 4.0)を用いることができる。一方半導体基板12としてGaAsを用いた場合その比勝電率はεr≈12.5 と大きないため、前述のように比勝電率の小さい酸電やといることで、上部に金橋膜18を形成したとしょくなって、上部に金橋膜18を形成したとしょくなって、上部に金橋膜18を形成したとした。といるマイクロストリンブ線路の特性インにたける。大きないでは、マイクロストリンブ線によるでは、マイクロストリンブ線によるには、マイクロストリンブ線によるには、マイクロストリンブ線によるには、マイクロストリンブ線

路(16-(a).16-(b))のインピーダンスが小さくなるがこの場合は各々の線路幅を小さくすることで対応できる。

とのように構成された単極双投MMICスイッチでは第1図(b)に示すように2本のマイクロストリップ線路(16ー(a)・16ー(b))がされれている。したがつて従来のマイクロストリッ路(16ー(b))間の上部で線りでは、カー(a)・16ー(b))間を結んでいた電気力線は存在しない。つまりはないた電気力線は存在しない。つまりはないでは、カーはので、マイクロストリップ線路合を減少させるので、マイクロストリップ線路間の分離度を改善したMMICを提供することができる。

又マイクロストリップ線路間の遮へいを行うのに誘電体膜上に形成された金属膜を用いるととにより加工が容易なので、細微なマイクロストリップ線路やマイクロストリップ線路できる。 したがいて後数のマイクロストリップ線路の線路間隔



を小さくし、マイクロストリップ線路を種々変形したMMICの構造が可能になるので、集積度が高く小型のMMICを構成することができる。

又本考案のMMICの他の実施例を第2図に 示す。第2図(a)は単極双投MMICスイッチの バ ター ン図 、 第 2 図 (b) は 第 2 図 (a) の X - X ′ 断 面図であり、裏面に接地導体膜11が形成され た G a A s 半 導体 基板 1 2 上 に 2 個 の F E T (13 - (a)。 1 3 - (b)) 等の能動素子、入力端子 1 4 及び出力端子(15-(a),15-(b))が形成さ れ、さらにこれらはマイクロストリップ般路に よつて相互接続されている。又各FET(13 - (a) 13-(b))と出力端子(15(a) 15(b)) とを接続するマイクロストリップ線路(16-(a). 1 6 - (b)) に沿つてスルーホール 1 9 が動 作周波数の波長の1/4未満の間隔に設けられ ている。なおとのスルーホール19は半導体基 板12基面の接地導体膜11に接続されている。 又マイクロストリップ線路(16-(a)、16(b))



上を横断しスルーホール19によつて挟まれた 半導体基板上に誘電体膜17が形成されている。 この誘電体膜17は例えばポリイミド等の比勝 電率が比較的小さな誘電体である。さらにこの 誘電体膜17を介してマイクロストリップ線路 (16一(a)・16一(b))を獲りように半導体基 板12の上部に金属膜18が形成されている。 なおこの金属膜18はスルーホール19を介し て接地導体膜11に接続されている。



とのように構成された単極双投 M M I C スインチでは第2図(a) に示すように2本のマイクロストリンプ線路(16-(a),16-(b))がそれぞれ独立に金属膜18,スルーホール19,及び接地導体膜11により完全に囲まれている。したがつてマイクロストリンプ線路(16-(a),16-(b))間存在せず、さらにマイクロストリンのより器体基板12を介してマイクロストリンのより器体を板12を介してマイクロストリンのよりによりまりによりにない。つまりマイクロストリンプも存在しない。つまりマイクロストリンプ

線路(16 - (a) ・16 - (b))間における電磁界 結合を大幅に減少させることができるので、マイクロストリップ線路間の分離度を大幅に改替 したMMICを提供することができる。

ところで第1図及び第2図では単極双投MMICスイッチにおける出力端子と接続するマイクロストリップ線路間について述べたが、電磁界結合が生じる可能性のある他の部分のマイクロストリップ線路に適用することも可能である。



例えば第3図は入力端子と出力端子が近接した位置に設けられた多段型増幅器を構成したMMICである。第3図(a)及び第3図(b)に示すように裏面に接地導体膜21が形成された半導体基板22上に複数のFET(23-(a)~23-(c))・整合回路(24-(a)~24(d))・入力端子25及び出力端子26が形成され、さらにとれらはマイクロストリップ線路によつて相互接

続されている。又入力端子26のそれぞれに対したFET(23-(b)・23-(c)・33-(c)・3



このような構成の多段型増幅器のMMICは、上記実施例と同様に入力側及び出力側のマイクロストリップ線路(27.28)はそれぞれ金属膜30.スルーホール31及び接地導体膜22により完全に囲まれ速へいされている。レップ線路では、カカ側マイクロストリップ線路28の借号が入力側マイクロストリップ線路27へ線路27へで、MMICが発掘する恐れがな

くなる。

〔考案の効果〕

以上述べたように本考案によれば、MMIC 内部の各案子間を接続するマイクロストリップ 線路を誘電体膜を介した金属膜で囲むことによ りマイクロストリップ線路間の電磁界結合が小 さくなるので、各入出力端子間での分離度が大 きく形状の小さなMMICを容易に構成するこ とができる。

4. 図面の簡単な説明





第1図(a)は本考案のMMICの一実施例を示す単極双投MMICスイッチの平面バターン図、第1図(b)は第1図(a)のXーX′から見た断面図であり電気力線の状態を示す図、第2図(a)は本考案のMMICの他の実施例を示す単極双投MMICスイッチの平面パターン図、第2図(b)は第2図(a)のXーX′から見た断面図であり電気力線の状態を示す図、第3図(a)は本考案のMMICの他の実施例を示す多段増幅器のMMICの平面パターン図、第3図(b)は第3図(a)のXー

X/から見た断面図であり電気力線の状態を示す図、第4図(a)、(b)及び第5図(a)、(b)は従来の単極双投MMICの平面パターン図及び電気力線の状態を示す断面図である。

1 1 …接地導体膜、12 …半導体基板、16 -(a)・16-(b)…マイクロストリップ線路、17 …誘電体膜、18 …金属膜。









第 1 図


655






第 2 図

[656]







第3図

657

And Control





658

The Same

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.